Soutenance de thèse de Eduardo ESMANHOTTO

Ecole Doctorale
SCIENCES POUR L'INGENIEUR : Mécanique, Physique, Micro et Nanoélectronique
Spécialité
Sciences pour l'ingénieur : spécialité Micro et Nanoélectronique
établissement
Aix-Marseille Université
Mots Clés
Mémoires Résistives,Calcul en Mémoire,Intelligence Artificielle,,
Keywords
Resistive Memories,In-Memory Computing,Artificial Intelligence,,
Titre de thèse
Calcul en mémoire basé sur des architectures hybrides CMOS-RRAM
In-Memory Computing based on CMOS-RRAM Hybrid Architectures
Date
Mardi 8 Novembre 2022 à 14:00
Adresse
CEA-LETI 17 Av. des Martyrs, 38054 Grenoble
MINATEC
Jury
Directeur de these M. Jean-Michel PORTAL Aix Marseille Université
Rapporteur M. Giorgio DI NATALE CNRS TIMA
Rapporteur M. Laurent CARIO CNRS IMN
Examinateur Mme Julie GROLLIER CNRS - UMPHY – Paris
Examinateur M. Fabien ALIBART CNRS - IEMN - Lilles
Examinateur M. Marc BOCQUET AMU - Marseille
CoDirecteur de these M. Damien QUERLIOZ CNRS - C2N - Paris
Examinateur Mme Elisa VIANELLO CEA-LETI, Grenoble

Résumé de la thèse

L'architecture des systèmes de calcul adoptée au cours des dernières décennies est connue sous le nom d'architecture de Von-Neumann. Le principe de l’architecture de Von-Neumann est la séparation de chaque fonction, que ce soit l’unité de calcul ou les mémoires. Avec l'augmentation de la quantité de données à traiter, en particulier pour les applications à base d’intelligence artificielle, le transport des données de la mémoire vers l'unité de calcul est devenu le principal contributeur de la consommation énergétique globale. Ce goulot d'étranglement est connu sous le nom de mur mémoire. Pour surmonter ce problème, un nouveau concept a émergé : le calcul en mémoire (IMC). Le calcul en mémoire consiste à effectuer des calculs directement dans la mémoire afin de réduire la consommation d'énergie globale en évitant de déplacer les données. Il reste toutefois de nombreuses pistes d’améliorations à inventer autour de ce concept, en prenant en compte les spécificités des technologies mémoires couplées aux calculs à réaliser. Cela est d’autant plus vrai pour les technologies émergentes de mémoires non volatiles (eNVM), telles que les mémoires résistives (RRAM). Les RRAMs présentent des caractéristiques de forte densité, de compatibilité avec les procédés CMOS, et de faible consommation énergétique qui en font un candidat idéal pour la mise en œuvre de solutions IMC pour les réseaux neuronaux. Dans ce contexte, cette thèse basée sur la conception de circuits mémoires, l’optimisation de la technologie RRAM, a permis de démontrer expérimentalement des solutions d'IMC extrêmement robustes.

Thesis resume

The standard computer architecture adopted in the past decades is known as Von-Neumman architecture. The Von-Neumman main aspect is the separation of the computing unit and the memory unit. With the increased amount of data to be processed, especially with the high interest in data-centric applications such as image or speech recognition, transporting the data from the memory to the computing unit became the major contributor to the overall energy consumption of Von-Neumann-like machines. This energy bottleneck is known as the memory wall and it is present wherever the data have to be transferred from memory to the computing unit. To overcome this issue, a new kind of computing is proposed where the memory array and computing can merge: In-Memory Computing (IMC). In-Memory Computing consists in performing computing directly into the memory to reduce overall power consumption when compared to traditional computing. However there is still a lot of work on both the memory technology and algorithm sides. Researchers have been seeking new solutions to process data at the edge. Recent advances in memory technologies have led to the emergence of products using Emerging Non-Volatile Memory (eNVM) technologies such as resistive memory devices. Resistive Random Access Memory (RRAM) devices store the memory state in their resistive state, it offers high density, and no standby leakage, making it an ideal candidate to implement low-power hardware implementation of IMC solutions and Neural Networks. This thesis put together design, technology and applications to showcase reliable experimental IMC demonstrations based on RRAM arrays.