Soutenance de thèse de Hugo PITARD

Cette thèse se concentre sur la fiabilité des dispositifs CMOS pour les applications numériques (28FDSOI) et moyenne puissance (N-EDMOS) lors du transfert de la technologie 2D vers un empilement 3D, notamment pour les capteurs d'images de type SPAD Cell. L'un des objectifs est de développer une méthode d'extraction commune pour évaluer la dérive des paramètres de base du transistor afin de déterminer leur durée de vie. Basée sur la méthode Fy de Ghibaudo, cette approche vise à fournir une comparaison entre les différentes structures en termes de mobilité et d'augmentation de la résistance série. La validité de cette technique est testée sur des transistors 28FDSOI à canaux courts soumis à un vieillissement accéléré, permettant une évaluation critique des résultats obtenus par la nouvelle méthode d'extraction. La deuxième partie de ce travail concerne la structure 2D N-EDMOS, également candidate dans les capteurs SPAD Cell. Suite à l'introduction d'une nouvelle épaisseur d'oxyde de grille, modifiant significativement l'efficacité de l'injection de porteurs dans l'oxyde, un nouveau pire cas de dégradation HC DC a été identifié en avalanche. Une amélioration de la durée de vie par rapport à la version précédente est mise en évidence en DC, mais également en AC grâce au transfert utilisant la méthode quasi-statique. Ceci permet une extrapolation de la durée de vie du dispositif en condition réelle. Enfin, les derniers wafers reçus permettent une comparaison entre la technologie N-EDMOS isolée et le transistor N-EDMOS placé dans une structure 3D empilée avec la partie imageur CMOS. Les résultats montrent que cette nouvelle structure à collage hybride n'impactent pas les performances de la partie logique qui subissent néanmoins une réduction de la durée de vie. Ceci a pour origine des conditions distinctes de recuit thermique lors de l'assemblage de la technologie N-EDMOS 3D.

This thesis focuses on the reliability of CMOS devices for digital (28FDSOI) and smart power (N-EDMOS) applications during the transfer of 2D technology to a 3D stack, particularly for medical imager sensors called SPAD Cells. The main objective is to develop a common extraction method to assess the drift of basic transistor parameters over the device lifetime. Based on Ghibaudo's Fy method, this approach aims to provide a comparison point between different structures and the implications of technological transfer in terms of mobility reduction and series resistance increase. The validity of this technique is tested on short-channel 28FDSOI transistors subjected to accelerated aging, allowing for a critical evaluation of the results obtained by the new extraction method. The second part of this work concerns the 2D N-EDMOS structure which is a good candidate for imager appliciation into SPAD Cells. Thanks to the introduction of a new gate oxide thickness, this modifies the carrier injection efficiency into the oxide where a new worst-case HC DC degradation has been identified under avalanche. Improvement in lifetime compared to the previous version is demonstrated in DC, as well as in AC through DC/AC transfer via the quasi-static method, allowing for extrapolation of device lifetime for different bias conditions. Finally, the late received wafers enable a comparison between 2D N-EDMOS and 3D N-EDMOS technologies, which consists in the stacking of the logic part with SPAD imagers. The results show that this new structure obtained by hybrid bonding leads to no impact on performances for the logic part, which sustains a net reduction in device lifetime. This originates from the different thermal annealing conditions in this assembled 3D technology.