Soutenance de thèse de Terry FRANCOIS

Les matériaux ferroélectriques présentent un regain d’intérêt, depuis quelques années, pour de multiples applications en microélectroniques, en particulier pour les dispositifs de mémoire non-volatile à faible consommation énergétique. Alors que plusieurs matériaux (PZT, SBT. . . ) ont été largement étudiés au cours des dernières décennies, leurs limites de dimensions et leur faible compatibilité avec les procédés industriels CMOS ont limité leur montée en puissance. Depuis les années 2000, les diélectriques à base d’hafnium sont couramment utilisés pour les applications CMOS en raison de leur forte permittivité. Ils font maintenant partie des lignes de fabrication conventionnelles pour les plateformes de nœuds 28nm et au-delà. En 2011, il a été découvert que ce matériau, sous une certaine configuration cristalline, présente un comportement ferroélectrique. Cela ouvre la voie vers des dispositifs de mémoire de faible dimensions et compatibles CMOS, tels quel les FeRAM ou les FeFET. Le CEA-LETI étudie actuellement de nouveaux matériaux ferroélectriques à base d’oxyde d’hafnium pour des applications mémoire non-volatile. Plus spécifiquement, il est nécessaire d’évaluer leur comportement ferroélectrique au travers de mesures électriques dédiées, et notamment d’extraire la polarisation ferroélectrique rémanente, image de la fenêtre mémoire pour un produit mémoire, le champ coercitif, la vitesse de commutation ou encore l’endurance des dispositifs mémoires. Aussi, à travers l’analyse de leurs performances ferroélectriques, deux matériaux, le Hf0.5Zr0.5O2 et le HfO2 dopé silicium, sont optimisés. Plusieurs techniques de dopage sont comparées dans le cas du HfO2 dopé silicium, par implantation ionique ou directement durant le dépôt ALD. En outre, il est démontré que ces deux matériaux conservent leur ferroélectricité dans le cadre d’une intégration complète dans le Back-End-Of-Line d’une technologique CMOS au nœud technologique 130nm. Ces dispositifs sont ensuite utilisés dans un circuit mémoire de 16kbit, basé sur une architecture FeRAM 1T-1C. Un système de mesure dédié à la caractérisation de ce circuit est mis en place et permet la mesure des distributions d’états mémoire à l’échelle de la matrice. Nous démontrons alors que les deux distributions sont suffisamment séparées pour définir une fenêtre mémoire de fonctionnement garantissant l’absence d’erreurs de lecture à l’échelle de la 16kbit. Pour finir, en faisant varier la surface des condensateurs et les tensions de programmation, nous pouvons extrapoler la fenêtre mémoire dans le cas de l’intégration de cette architecture 1T-1C à des nœuds plus agressifs, suivant la tendance de densification des circuits de l’industrie de la microélectronique actuelle.

Ferroelectric materials are recently showing, since 2011, a novel appeal for microelectronic applications, especially for non-volatile memory devices. While several materials (PZT, SBT...) have been widely studied in the past decades, their poor scalability and poor compatibility with industrial CMOS processes have limited their rise. Since 2000’s, Hafnium-based dielectrics are commonly used for CMOS applications because of their high permittivity. They are now part of conventional process routes for 28nm node platforms and beyond. In 2011, it has been shown that, under specific crystal configuration, Hafnium-based dielectrics exhibit a ferroelectric behavior. This opens the way towards highly scalable and CMOS-compatible memory devices, such as FeRAM or FeFET. CEA-LETI is currently investigating novel Hafnium-based ferroelectric materials for non-volatile memory applications. More specifically, one need to evaluate their ferroelectric behavior through dedicated electrical characterization techniques, and in particular, to extract the remanent polarization, which is the direct picture of the memory window for a memory product, the coercive field, the programming speed and the endurance. Moreover, through the analysis of their ferroelectric performances, two materials, Hf0.5Zr0.5O2 and silicon-doped HfO2, are optimized. Furthermore, it is demonstrated that both materials remain ferroelectric after complete integration in the Back-End-Of-Line of a 130nm CMOS technology. These devices are then integrated in a 16kbit memory array, based on 1T-1C FeRAM architecture. A setup dedicated to this circuit’s characterization is developed and allows the measurement of binary state distributions of the bitcells. Both distributions are demonstrated fully separated, defining an operating memory window which guarantees no bitfails at the 16kbit scale. Finally, by measuring several capacitor surfaces at various programming voltages, one can extrapolate the expected memory window of this kind of 1T-1C architecture in more advanced nodes, following the ongoing trend of densification of industrial microelectronic circuits.